HIGH-SPEED SERIES LE FOR ALL-DATA COMMUNICATIO

Patent number:

JP8056240

Publication date:

1996-02-27

Inventor:

DEOGU KIYOON IEONGU

Applicant:

DEOGU KIYOON IEONGU;; SUN MICROSYSTEMS

INC

Classification:

- international:

H04L13/10; H03M9/00; H04L29/10

- european:

H03K19/0185R; H03L7/099C2; H03M9/00; H04J3/04D;

H04L5/14D; H04L7/033E; H04L25/02G

Application number: JP19950137958 19950605 Priority number(s): US19940254326 19940606 Also published as:


EP0686920 (A2) US5714904 (A1)

EP0686920 (A3) EP0686920 (B1)

Report a data error here

Abstract of JP8056240

PURPOSE: To provide a system converting between parallel data and serial data. CONSTITUTION: Each bit of parallel data is latched within individual registers 117 and 118. Each register 117 and 118 is connected to corresponding AND gates 10 connected so as to receive a phase clock signal. The output terminals of the AND gates 110 are connected to an OR gate 115. Using this system with a properly phase adjusted clock, parallel data is converted into serial data.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-56240

(43)公開日 平成8年(1996)2月27日

(51) IntCL⁶

識別記号

庁内整理番号

ΡI

技術表示箇所

H04L 13/10

9371-5K

H03M 9/00

B 9382-5K

H04L 29/10

9371-5K

H04L 13/00

審査請求 未請求 請求項の数7 OL (全 30 頁)

(21)出顯番号

特願平7-137958

(22)出願日

平成7年(1995)6月5日

(31) 優先権主張番号 08/254326

(32)優先日

1994年6月6日

(33)優先権主張国

米国 (US)

(71)出顧人 595080393

デオグ キョーン イェオング

大韓民国 ソウル特別市 クワナクク ボ

ングチュン 7 ドン ガ 201 ギョー

ス アパートメント

(71)出廣人 594170738

サン マイクロシステムズ インコーポレ

イテッド

アメリカ合衆国 カリフォルニア州

94043 マウンテン ヴィュー ガルシア

アヴェニュー 2550

(74)代理人 弁理士 中村 稔 (外6名)


最終頁に続く

(54) 【発明の名称】 全二重データ通信のための高速直列リンク

(57)【要約】

【目的】 並列データと直列データとの間を変換するシ ステムを提供する。

【構成】 並列データの個々のピットが個々のレジスタ 内にラッチされる。各レジスタは、位相クロック信号を も受けるように接続されている対応ANDゲートに結合 されている。とれらのANDゲートの出力端子はORゲ ートに接続されている。本システムを適切に位相調整さ れたクロックと共に使用すると、並列データは直列デー タに変換される。



【特許請求の範囲】

【請求項1】 一連の高速クロック信号を生成する回路 において、

1

参照クロック信号と、

上記参照クロック信号を受信するように結合され、それ に応答して上記参照クロック信号の第1の電位から第2 の電位への移り変わりを表す第1の制御電圧と、上記参 照クロック信号の第2の電位から第1の電位への移り変 わりを表す第2の制御電圧とを供給する位相周波数検出

直列接続された複数の遅延セルの複数の段とを備え、

上記各セルは先行セルから制御信号を受信し、それを遅 延させた後に後続セルへ供給し、上記各セルは上記制御 電圧の変化に応答してクロック信号を供給し、そして上 記複数のセルの最後のセルは最後のクロック信号を上記 位相周波数検出器へも供給し、それによって一連の複数 の副周波数クロック信号を生成し、上記複数の副周波数 クロック信号は上記参照クロックから平等に分割されて いることを特徴とするクロック信号生成回路。

【請求項2】 nビットの並列データをnビットの直列 20 化回路をも備えていることを特徴とする変換回路。 データストリングに変換する回路において、

並列データを一時的に記憶するための n 記憶位置を有す るレジスタと、

他の全てのクロック信号とは異なる位相をそれぞれが有 するnクロック信号の源と、

nクロック信号の1つによって可能化されるように結合 されている第1の入力ノードと、上記n記憶位置の1つ からデータを受信するように結合されている第2の入力 ノードと、出力ノードとをそれぞれが有する複数のA N Dゲートと、

一つ一つが上記 n A N Dゲートの各出力ノードに結合さ れ、直列データ出力ノードを有し、上記nANDゲート の出力ノードから並列に供給されるnビットの並列デー タを直列出力データとして供給するORゲートとを備え ていることを特徴とする変換回路。

【請求項3】 nビットの並列データをnビットの直列 データストリングに変換する回路において、

n差動クロック信号の源と、

直列に接続された3つのトランジスタをそれぞれが含 み、第1のノードと第1の電位源との間にそれぞれ並列 40 に接続されている第1のグループの回路枝路とを備え、 上記第1のグループの第1のトランジスタの制御電極 は、並列データのnビットの1つを受信するように接続 され、

上記第1のグループの第2のトランジスタの制御電極 は、 n個の異なるクロック信号の1つを受信するように 接続され、

上記第1のグループの第3のトランジスタの制御電極 は、上記 n 個の異なるクロック信号の選択された1つを **反転した信号を受信するように接続され、上記選択され 50 方向ブリッジ回路において、上記データストリームは入**

た1つは上記第2のトランジスタへ供給されるクロック 信号に次ぐ位相を有するクロック信号であり、

直列に接続された3つのトランジスタをそれぞれが含 み、第2のノードと第1の電位源との間にそれぞれ並列 に接続されている第2のグループの回路枝路をも備え、 上記第2のグループの第1のトランジスタの制御電極 は、並列データのn ビットの1 つを反転したものに対応 する信号を受信するように接続され、

上記第2のグループの第2のトランジスタの制御電極 10 は、n個の異なるクロック信号の1つを受信するように 接続され、

上記第2のグループの第3のトランジスタの制御電極 は、上記 n 個の異なるクロック信号の選択された1つを 反転した信号を受信するように接続され、上記選択され た1つは上記第2のトランジスタへ供給されるクロック 信号に次ぐ位相を有するクロック信号であり、

上記第1及び第2のノードに接続され、それらからの信 号を1つの導体に供給し、それによって並列データを直 列データストリングに変換して上記導体に供給する可能

【請求項4】 伝送路上のデータストリームから入力デ ータを抽出する双方向ブリッジ回路において、上記デー タストリームは入力データ及び出力データの混合を有 し、上記回路は、

送信機からの出力データ信号を複製する第1の信号発生 器と、

上記第1の信号発生器に結合されている第1の入力ノー ドと、上記伝送路に結合されている第2の入力ノードと を有し、上記第1の信号発生器からの出力データ信号を 30 上記伝送路上の信号の混合から減算し、それによって入 力データストリームを供給する比較回路とを備えている ことを特徴とする双方向ブリッジ回路。

【請求項5】 伝送路上のデータストリームから入力デ ータを抽出する双方向ブリッジ回路において、上記デー タストリームは入力データ及び出力データの混合を有 し、上記回路は、

制御電極が上記出力データ送信のレブリカを受信するよ ろに結合され、第1の電極が電流源に接続され、そして 第2の電極が負荷を通して電位源に接続されている第1 のトランジスタと、

制御電極が上記伝送路上のデータストリームを受信する ように結合され、第1の電極が上記電流源に接続され、 そして第2の電極が電位源に接続されている第2のトラ ンジスタと、

上記第1のトランジスタの上記第2の電極に接続され、 上記入力データを供給する出力ノードとを備えているこ とを特徴とする双方向ブリッジ回路。

【請求項6】 第1及び第2の電極を有する差動伝送路 上のデータストリームから入力データを抽出する差動双

カデータ及び出力データの混合を有し、上記回路は、 上記差動伝送路の第1の電極に結合されている第1の回 路を備え、上記第1の回路は、

制御電極が上記出力データ送信のレブリカを受信するように結合され、第1の電極が電流源に接続され、そして第2の電極が負荷を通して電位源と、真の出力ノードとに接続され、上記伝送路からの真の入力データを上記真の出力ノードに供給する第1のトランジスタと、

制御電極が上記伝送路上のデータストリームを受信するように上記伝送路の上記第1の電極に結合され、第1の 10 電極が上記電流源に接続され、そして第2の電極が負荷を通して電位源と相補出力ノードとに接続され、上記伝送路からの相補入力データを上記相補ノードに供給する第2のトランジスタとを含み、

上記回路は、上記差動伝送路の上記第2の電極に結合されている第2の回路をも備え、上記第2の回路は、制御電極が上記出力データ送信の相補レブリカを受信するように結合され、第1の電極が上記電流源に接続され、そして第2の電極が上記相補出力ノードに接続されている第3のトランジスタと、

制御電極が上記伝送路上のデータストリームを受信するように上記伝送路の上記第2の電極に接続され、第1の電極が上記電流源に接続され、そして第2の電極が上記真の出力ノードに接続されている第4のトランジスタとを含むことを特徴とする差動双方向ブリッジ回路。

【請求項7】 直列データ入力ストリームを並列データ 出力ストリームに変換する受信機において、

上記直列データ入力ストリームを受信する複数のレジス タと、

複数のクロック信号を上記複数のレジスタへ供給するク 30 ロック発振器回路と、

上記クロック信号に応答して上記レジスタ内のデータの 状態を検出し、それに応答して上記データを表す出力信 号を供給するサンブラと、

上記並列サンブラから上記出力信号を受信するように接 続され、それに応答してデータをワードに分割するデー タ整列回路と、

上記データ整列回路に接続され、上記データサンブルから0交差を検出して殆どの縁の移り変わりを有する位置を見出すボータと、

上記ボータからの上記直列データを並列データに変換するデータ分離回路とを備えていることを特徴とする受信機。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、全二重直列データ通信を可能にする高速通信リンクを提供するためのシステムに関する。より特定的には、本発明は、このような直列リンクを介して、並列データ経路を有する装置を相互接続するためのインタフェース回路に関する。

[0002]

【従来の技術】電子及びコンピュータ技術が発展し続け るにつれて、近くに位置している、またはある距離に位 置している異なる装置間の情報の通信が益々重要になっ てきている。例えば現在では、1つの回路基板上の異な るチップ間、1つのシステム内の異なる回路基板間、及 び異なるシステム同士の高速通信を提供することが、従 来よりも一層望まれている。また、特にグラフィックも しくはビデオ情報、多重入力・出力チャネル、構内通信 回路網等々を使用する集中的なデータ消費システムにお けるデータ通信に要求される大量のデータを考えると、 これらの通信を極めて高速で行うことも益々望まれてい る。通常は並列データバスを使用してデータを内部で転 送している個々のパーソナルコンピュータ、ワークステ ーション、もしくは他の計算装置を、比較的簡単な伝送 路を通して互いに通信できるようにすることが特に望ま れている。現在市販されている計算システム内では、 6 4 ビット及びより幅広いデータ経路を使用しているのに 対して、これらの伝送路は典型的には1本もしくは2本 の導体を含んでいる。

【0003】並列データを直列形状に高速変換し、直列 リンクを通して伝送しようとする製品は多数市販されて きた。 Hewlett-Packard G-link チップセットがこのよ うな製品の一つである。とのチップセットは送信機セッ トを含み、 20 もしくは 24ビット幅の並列データを処 理することが可能である。しかしながら、必要速度を得 るために、このチップセットはバイポーラプロセスを使 用して製造され、受信機及び送信機は分離したチップを 必要とする。このような解決法は、大きい電力を消費 し、且つ髙価である。またこれは、並列・直列データ変 換に対して普通のアプローチ、即ち伝送速度で動作する フェーズロックドループ発振器を使用している。典型的 にこれらの装置は、シリコンサブストレート内に雑音を 導入し、そのチップ上の他のフェーズロックドループ回 路と干渉し合う。このため多くのチャネルを単一のチッ プ上に集積することを困難にしている。別の解決法がフ ランスの Bull によって提唱されている。 Bull の技術 は、並列・直列データ変換のために周波数通倍器を使用 する。典型的にこれらの装置はシリコンサブストレート 40 内に雑音を導入し、そのチップ上の他の通倍器と干渉し 合う。更に Bull の技術は、並列・直列変換のために排 他的OR樹木を使用している。排他的OR樹木の使用 は、これらの装置の全ての経路を通る遅延を等化すると とが困難であることと共に公知である。 Bull の技術 は、特別なコード構成の使用が必要な遅延ロックループ を使用しており、これはコーディング効率を低下させ る。

[0004]

【発明の概要】本発明は、1ギガビット/秒より速い速 50 度で並列データを直列データに変換することができる極

めて高速のデータシリアライザ(もしくはダイナミサイ ザ)、及び各チャネル毎に個々の独立クロックを必要と しないデータ/クロック回復回路を提供する。極めて高 い速度でデータ変換が可能であるにも拘わらず、本発明 は、これらの高速装置に普通に使用されているガリウム ・砒素、バイポーラその他の技術とは対照的に、公知の 相補MOS技術を使用して比較的安価に製造することが できる。また本発明は、直列データを並列データに変換 する技術をも提供する。この技術によれば、多くのチャ ネルに対して単一の発振器だけを使用し、それによって 10 注入効果(従来技術の装置では個々のチャネルに組合わ されている全ての発振器が単一の周波数に誤って同期す る)の可能性を排除する。更に、使用される技術は排他 的OR樹木の使用を回避し、それらに伴う遅延経路の等 化の困難性を排除している。好ましい実施例では、並列 ・直列変換は1もしくはそれ以上のラッチを使用し、変 換前の並列データストリーム内のデータをラッチすると とによって達成される。各ラッチの出力端子は対応する ANDゲートに接続されている。各ANDゲートの他方 の端子は、位相調整されたクロック信号を受信するよう 20 に接続されている。クロック信号が可能にされると、ラ ッチされていたデータがANDゲートの出力端子に供給 され、そのデータは多入力ORゲートの入力端子に印加 される。クロック信号は、各ANDゲートからのデータ がORゲートに順次に供給されるように位相調整されお り、ORゲートから適当な送信機もしくは他の装置へデ ータが直列に供給される。

【0005】一実施例では、並列データのNビットを直列データストリングに変換する回路は、並列データを一時的に記憶する少なくともN記憶位置を有するレジスタ 30を含んでいる。各クロック信号が他の全てのクロック信号とは異なる位相を有するような適切な数のクロック信号の源が設けられており、一連のANDゲートのそれぞれには異なるクロック信号が印加される。各ANDゲートは、並列データの適切な1つのビットも受信するように接続されている。対応する数の入力ノードを有するORゲートに各ANDゲートの出力が印加される。クロック信号を適切に位相調整することによって、ANDゲートの入力端子に印加されたデータはORゲートによって直列形状に変換され、送信機もしくは他の装置へ直列に 40供給される。

[0006]

【実施例】図1は、全二重高速データ通信のための直列リンクを提供するシステムの高レベルブロック線図である。図1に示すように、システム10は伝送路100に接続されている。概述すればシステムは、所望の他の装置に結合される並列インタフェース12を含んでいる。例えば、インタフェース12は、ワークステーション、パーソナルコンピュータ、高品位テレビション、構内通信回路網、印刷回路基板等々のバスに結合することがで50

きる。本質的に、インタフェース12は、一連のライン 即ち"パス"を通してデータを並列に供給するどのよう な外部装置にも結合することができる。インタフェース がデータを受信すると、それは並列・直列変換器 15へ 供給される。変換器15は、インタフェース12からの 並列ビットストリームを直列ビットストリームに変換 し、それを、伝送路100上に信号を駆動することがで きるドライバ回路20へ差動式に供給する。ドライバ回 路20からの信号は、伝送路100に直接結合されてい る双方向バッファ25へ転送される。双方向バッファ2 5は、信号を伝送路へ供給するのと同時に、伝送路から 信号を受信することもできる。変換器15からドライバ 20を通ってパッファ25へ達する経路が、出力デー タ、即ち伝送路へ印加されて遠隔チップ、PC基板、シ ステム、その他の装置へ送られるデータのために設けら れている。伝送路100はツイナックス(twinax)も しくはツイストペア線であり、典型的には二地点間リン クとして機能する。

【0007】伝送路上に出力データと同時に存在すると とができる入力データは、双方向バッファ25によっ て、伝送路100上の混合された入力/出力信号から抽 出される。次いで入力データはドライバ30を通して直 列・並列変換器34へ供給される。変換器34はライン 32上に差動形状で供給される直列データを受入れ、そ れをサンプルして並列データに変換する。変換後、デー タはデータ分離回路40へ供給され、データ分離回路4 0はオーバサンブルされたデータビットから適切なビッ トを抽出してそれらを出力インタフェース42へ供給す る。入力インタフェース12と同様に、出力インタフェ ース42は、データを供給すべき外部コンピュータシス テムもしくは他の所望装置に接続される。図2は、4チ ャネルを有する直列リンクのより詳細なブロック線図で ある。図2はシステム10の成分間の相互関係を詳細に 示すと共に、1群の直列リンクシステムを共通に制御し て1群の直列リンクとインタフェースできる手法をも示 している。また、共通クロック信号及び共通インタフェ ース整合回路を直列リンクの幾つかのチャネルの間で共 用できる手法をも示している。直列リンクの各チャネ ル、例えばチャネル0は、外部システム50からの並列 インタフェース12と、外部システム50ヘデータを供 給するインタフェース42とを含む。動作中、インタフ ェース12上のデータは、詳細構造に関しては後述する 送信機へ供給される。双方向バッファ25は送信機から 直列データを受信し、それを直列リンク伝送路上へ印加 する。同様に、伝送路100からの直列データは双方向 バッファ25によって受信され、サンプラ34によって サンプルされ、そして並列データに変換するために受信 機52へ供給される。受信機から外部システム50のた めに並列バス42が設けられている。

【0008】詳細に関しては後述する髙速クロック60

が直列リンク100と、一連のクロックライン62とに 接続され、送信機間にクロック信号を分配する。受信機 もクロックライン62に接続されている。この高速クロ ックは本システムの重要な部分である。普通のデータシ リアライザでは、D型フリップフロップもしくはラッチ が、並列入力・直列出力シフトレジスタとして構成され ている。不幸にもこのようなアプローチを使用した場 合、データ転送速度に等しい周波数のクロック信号を生 成して処理することが困難であるために、極めて高速の データシリアライザを製造することは困難である。ま た、このようなクロックの速度で動作するフリップフロ ップもしくはラッチを設計することも困難である。従っ て、1ギガビット/秒を超えるビット転送速度を有する シリアライザでは、このように高い周波数でクロック、 ラッチ、フリップフロップ等を生成することは極めて凩 難である。高電力消費もしくは未来半導体技術を使用す ることを望まない場合には、この困難の程度は一層大き いものとなる。例えば、バイポーラ技術でこのような速 度でスイッチングさせることは可能であるが、一般に大 量の電力を消費し、大容量の電源、チップの冷却その他 20 の問題を生ずる。ガリウム・砒素はこのような高速クロ ックを供給できる別の技術であるが、ガリウム・砒素技 術を使用して製造された成分は一般に高価であり、広く 使用することはできない。これに対して、CMOS技術 は広く使用可能であり、比較的安価であり、そして一般 に大きいスタンバイ電力を消費しない。

【0009】とれらの欠点を解消するために、好ましい ことに本発明のシステムのクロック60は、システムの 残余と共に、標準СМОS技術を使用して製造されてい ながら、1ギガビット/秒以上のデータ転送速度を十分 30 に処理するために十分な数のクロック位相を発生すると とが可能である。図3は、図2に示したクロックライン 62のレイアウトを示す図である。多数のクロックが回 路基板もしくは他のサブストレートを横切って敷設され ている場合には、隣接電線からの漏話(もしくはクロス トーク)が各クロックラインに信号遅延を付与する。図 3に示す一連の並列クロックラインはそれぞれ、隣接ク ロックラインに容量的に結合されている。もしクロック が、等間隔の位相を有する多相クロックであれば、ライ ンの集合の中央のクロック信号は両隣接クロックライン 40 上の信号から同じように影響され、それによって容量性 結合の逆方向効果が打ち消される。打ち消されることが ない唯一の例外は、並列導体の端付近のクロックライン である。これらのクロックラインはそれらに隣接する一 方のラインが存在していないので、非対称効果によって クロックスキューがもたらされる。 しかしながら図3 に 示すように、本システムの好ましい実施例では、ダミー クロックラインを敷設し、並列群の各端のクロックライ ンがこれらのダミークロックラインから対称的な結合を 受けるようにし、それによってスキューを除去するよう 50 比較する。位相検出器の出力は、ループフィルタ65を

になっている。即ち、クロック位相 ϕ 。及び ϕ_1 が重複 しており、クロック位相ゆ。を輸送するラインに隣接し て配置されている。同様に、 ϕ_{n-1} 及び ϕ_n を輸送する ラインがクロック相ゆ。を輸送するラインに隣接して配 置されている。このようにすると非対称容量性結合が無 効になる。4ライン置きにではなく、全てのクロックラ インが必要な実施例では、このレイアウトは、φ。、φ 1 、 Φ2 、 · · · Φ₆₋₁ 、 Φ。 が隣接し合うように変更 される。別の実施例では、中央のラインの状態が移り変 10 わる時に、隣接クロックが静的0もしくは1に整定し終 わっているようにクロックラインを配置することができ る。例えば 30 位相クロックの場合、 Φ。はその隣接位 相として ϕ ,、 ϕ 。、 ϕ 2,、もしくは ϕ 2。 を有してい なければならないが、 φ, 。 もしくはφ, と隣接しては ならない。勿論、バスの遠い側においては多数のライン が必要である。

【0010】図4は、単一で使用されようと、もしくは 図2に示すような多チャネル実施例内に使用されようと も、直列リンクシステムに供給される位相クロックを生 成するために使用されるクロック回路60のブロック線 図である。図4に示すようにクロックシステムは、位相 周波数検出器64、チャージポンプ及びループフィルタ 65、及び一連の遅延セル68を含んでいる。図示の回 路はライン70上の参照クロック信号を受信し、そのク ロックの移り変わりに応答して周波数分割器の効果によ って所望数の内部クロックをライン73上に生成するよ うに機能する。各クロックは、位相をずらせた (即ち、 移相した)クロック信号に対応する。図示実施例では、 30 の平等に位相をずらせたクロック信号が参照周波数 の2倍で生成される。換言すれば、参照クロック信号の 2つの連続的な立ち上がり縁の間に 29 の内部クロック の立ち上がり縁が生成される。外部参照クロックが 50 MHzであれば、システムは実効的に遙かに高速度のク ロックを供給することができる(例えばこの実施例で は、 30 クロックの単一のクロック周波数を用いて発生 し得る緑の数は3GHzである)。これらの多相クロッ クは、直列リンクの送信機及びデータサンブリング機能 を制御するために使用することができる。図示の特定実 施例の場合には、 10 個の位相クロック (30 クロック の3クロック毎に)が送信機に供給され、 30 位相クロ ックがデータサンプラに供給される。データサンプラか らの 30 出力を受信機において調べ、正しいデータ及び 元の参照クロックを回復することができる。 図2 に示し た実施例を使用すれば、位相クロックは直列リンクシス テムの種々のチャネル間で共用することができる。 【0011】図4の実施例は、フェーズロックドループ

として機能する。位相検出器64は1つの遅延セルから

の副位相クロック73の1つ ck0 の周波数を、2で除

した後に、ライン70上の参照クロック信号の周波数と

通過した後に遅延セルを通して戻され、その遅延を参照 クロック信号と精密に同相に維持される。とのようにし て、ライン73上の副周波数クロック信号は、元の参照 クロックから平等に分割されるのである。位相周波数検 出器64は、参照クロック信号と、1つの段の遅延セル からの発振器クロック信号との相差に関連する出力信号 を発生する。これにより、その発振器クロックを参照ク ロック信号と同期して制御することができる。位相周波 数検出器64の出力はチャージボンプ及びループフィル タ65を制御し、制御電圧をライン74を通して遅延セ 10 ル68へ供給させる。この制御電圧は、遅延セルを速く したり、遅くしたりする。各遅延セルは、先行遅延セル の出力信号から僅かに遅延している出力信号を発生す る。フェーズロックドループによって、遅延セルの各出 力は参照クロック信号の周波数を整数で除した値であ る。発振器の周波数 f は、 $f = 1 / (2 \cdot N \cdot T_d)$ な る関係を持つように制御電圧によって制御される。とと に、Nは遅延段数であり、T。は制御電圧の関数として の各遅延セルの遅延時間である。

【0012】クロック発振器は、15段差動遅延セル、 周波数分割器、位相周波数検出器、チャージポンプ、ル ープフィルタ、及びクロックバッファで構成されている 電圧制御発振器 (VCO) を含む。各位相クロックは2 つの並列バッファによって緩衝されるから、クロックバ ッファからは2つの群の 100 MHz、 30 位相クロッ クが生成される。各位相クロックを2つのクロックバッ ファによって緩衝し、2つの群の 30 位相クロックを生 成するのに等しい位相を有する2つのクロックを発生さ せるのは、等しくロードされた等間隔の'きれいな'ク ロックを'汚れた'クロックから分離するためである。 受信機内では3GHzデータオーバサンブリングクロッ クとして1組が使用される。 データオーバサンプリング では、センス間隔を可能な限り等間隔にする、即ちセン ス間隔を 0.33 n s 以内に制御することが重要である。 **との組のクロックは等間隔で且つ等しくロードされてい** なければならず、即ち'きれいな'クロックでなければ ならない。他方の組のクロックは送信機をクロックする ために使用され、送信機内に含まれるデータローダが1 つのクロックを使用して 10 ビット入力並列データをロ ードする。クロックは、100 MHz、 10 位相クロック である。各位相の間隔は1ビット直列データの伝送時間 に等しい。

【0013】図5は、クロック発振器の回路構造を示す 回路図である。図5の右下部分には2つの遅延セル86 及び87が示されている。各遅延セル86及び87は、 それぞれ図4に示した 30 段の遅延セル68内の1つの 遅延セルに対応する。遅延セル86はノード88及び8 9から参照クロック信号と、その反転を受信する。クロ ック信号はトランジスタ91及び92をオン及びオフに

パー"は"出力"の否定もしくは反転を表し、図では字 上線で示されるものである、以下同じ)を生成する。と れらの出力信号はクロックドライバ回路90を制御する のに使用される。クロックドライバ回路90は普通のク ロックドライバであって、クロック信号 ck0 を生成す るためにこの差動出力信号を使用する。ckO のために使 用されるこれらの信号は、遅延セル87内のトランジス タ93及び94へ入力クロック信号を供給するようにも 接続されている。同様にして、遅延セル87は中間ノー ドに出力信号を供給する。これらの出力信号は共にクロ ックドライバへ供給されてクロック信号 ck1 が生成さ れ、後続遅延段(図示してない)へ印加される。遅延セ ルの各段にスイッチング遅延があるために、各後続遅延 セル段のための入力クロック信号は先行段の入力クロッ ク信号よりも僅かに遅延させてある。即ち、クロック c kO、ck1 、ck2 、・・・ckn は各々先行クロックから小 さい量だけ遅延されている。

【0014】しかしながらクロック信号の1つ、例えば ck0 は、ライン80を通して位相周波数検出器64へ も戻され、検出器64においてライン70から到着する 元の参照クロックと比較される。参照クロックと遅延セ ルチェーンから選択されたクロックとの位相関係に依存 して、位相周波数検出器64はトランジスタ81及び8 2をターンオン及びオフさせる出力制御信号を供給す る。位相周波数検出器64は公知設計のものである。位 相周波数検出器64から供給される制御信号は、参照ク ロックとクロック ck0 との位相関係に依存して、トラ ンジスタ81と82との間のノードAをブルアップもし くはプルダウンさせる。トランジスタ81がオンになる 30 と、電流がノードAへポンプされ、ノードAに共通接続 されているトランジスタ96、97等へ印加される制御 信号を増加させる。 この増加した電圧がトランジスタ9 6及び97をより大きく導通させるので、トランジスタ 91、92、93、94等のスイッチング時間を短縮さ せ、今度はそれらが各段内のクロック遅延を短縮させ る。一方、もしトランジスタ82がオンであればノード Aはブルダウンされ、ノードAの制御電圧が低下するの で、各遅延セルの動作が遅くなる。

【0015】図示のように公知のループフィルタリング 回路も設けられ、ノードAに接続されている。更に、位 相周波数検出器制御信号によって引き出すことができる 最大電流を制御するために、外部電流制御抵抗がノード 84に接続されている。また、トランジスタ96、97 等の制御ノード並びに遅延セルチェーン内の他のトラン ジスタに接続されているレブリカバイアス回路も示され ている。このレプリカバイアス回路は、遅延セルのスイ ッチングによって生ずる電源 (VDD) 内の動揺の影響 を最小にすることによって、遅延セル上の電圧を安定化 させるようになっている。以上のようにして各遅延セル トグルし、出力信号"出力"及び"出力バー"("出力 50 の出力が取り出され、対応するクロックドライバ90を

通して図2に示すクロックラインの1つに供給される。 このようにして―連の等間隔のクロック信号 (各々の位 相は先行クロック信号とは僅かに異なる)が供給され、 直列リンクの送信機及び受信機によって使用される。上 述したように、遅延セルはレブリカバイアス回路によっ て制御される電圧制御抵抗(VCR)を含む差動構造を 用いて実現されている。差動的に構成された遅延セルが **髙周波発振を支援するために使用される。レブリカバイ** アス回路はVCO遅延セルと同一の構造を有している。 レプリカバイアス回路はクロック信号スイングの最小電 10 圧レベルを実現し、この電圧レベルは演算増幅器によっ て参照電圧と比較される。この演算増幅器は、クロック 信号の最小電圧レベルと参照電圧とを比較してレブリカ バイアス回路及び 15 段遅延セル内に含まれるVCRを 制御する。その結果、VCRが演算増幅器によって調整 され、VCOの電圧スイングは高周波発振を支援すると とができる約1 Vに制限される。このフィードバックル ープを安定にするために、補償用MOSコンデンサが含 まれている。チャージポンプの電流レベルは、カレント ミラー回路によって制御される。カレントミラーの電流 20 レベルは、外部ピン84を介してVDDに接続されてい る抵抗によって制御される。カラントミラーの大きさ は、チャージポンプの電流源の大きさの約 10 倍であ る。とれにより漏洩電流の効果が排除され、チャージボ ンプの電流レベルの精密さが増大する。

【0016】図6は、図4のシステムからの一連のクロ ック信号の位相関係を示すタイミング図である。前述し たように、各クロック信号は先行クロック信号から僅か に遅延されている。図7は、直列リンク内の送信機回路 の並列・直列変換器 15 (図1) の部分を示すブロック 線図である。図7に示すように、並列・直列変換器15 は、一対のレジスタ117及び118を含む。一連のD 型フリップフロップであることが好ましいレジスタ11 7は、入力として並列データバスの各ラインからのデー タを受け、図7にクロック1で示されているクロック信 号を受信するとこのデータをレジスタ117内にラッチ する。レジスタ118は、レジスタ117の若干のフリ ップフロップからデータを受けるように接続され、クロ ック信号(クロック2)を受信するとそのデータをラッ チする。この特別なレジスタ118は、付加的なセット 40 アップ及び保持時間を与えるものであり、従って任意選 択的である。レジスタ118を用いると、先行サイクル からのデータが未だにレジスタ118から転送中である 間に、新しいデータをレジスタ117内へロードすると とができる。データがレジスタ内へクロックされ終わっ てから、それはAND/OR回路内へクロックされる。 AND/OR回路は一連のANDゲート110及び1つ のORゲート115からなっている。

【0017】好ましい実施例では、並列データの8ビッ とによってこれらのレジスタにデータを再ロードするとトが直列データの 10 ビットとしてエンコードされるの 50 とができるので、クロック位相φ。が到着した時には、

で、図7に示す実施例には 10 データビットを示してあ る。どのような望ましいエンコーディングスキームを使 用しても差し支えないが、データビットの状態には関係 なく必ず十分の数の縁(もしくはエッジ)が発生し、直 列データリンク上の受信機を入力データに同期可能にす るために、好ましい実施例ではこのコーディングスキー ムを使用しているのである。入力データ内に"緑"が存 在することが保証されていなければ、長い0もしくは1 のストリングを受信した時に受信機はドリフトする恐れ がある。更に、0もしくは1の長いストリームが受信機 バイアスにドリフトを発生させないように、2つの特別 ビットによってデータストリームを平衡させることがで きる。レジスタからのデータは、各ピットが分離してい る導体によってANDゲート110に印加される。各導 体は、ANDゲート110の対応する1つに接続されて いる。各ANDゲートは、図4に示すクロック発振器回 路によって生成された副周波数クロックの1つをも受け ている。副周波数クロックは等間隔であることが好まし い。換言すれば、もし 10 クロックを直列化のために使 用するのであれば、 30 の考え得るクロックの中から3 番目のクロック信号毎に選択する。一つの例として、A NDゲート110 dの一方の端子がデータビット2を受 け、第2の入力端子が位相クロックφ, を受けているも のとする。このANDゲートに第3の入力端子がない場 合には、クロック信号が印加されるとこのANDゲート はレジスタ116からのデータをその出力端子へ通過さ せ、ORゲート115の入力端子の1つへ印加する。 【0.018】クロック信号 ϕ 。 $-\phi$ 。は重なり合ってい るから、ORゲートの2以上の入力端子が任意の時点に 30 活動になることを防ぐ必要がある。これは各ANDゲー トに第3の端子を設け、この第3の端子にはそのAND ゲートに直接印加される位相の次の順番の位相のクロッ ク信号を反転した信号を印加することによって達成され る。例えば、ANDゲート110dは位相の、と、反転 端子を通して位相ゆ、とを受けている。これにより、ク ロック信号の、が活動になるか、もしくは非活動にな り、且つクロック信号 o. が非活動であれば、このAN Dゲートは可能化されそれに印加されたデータはORゲ ート115へ通過することができるようになる。これに 対して、クロック位相ゆ、及びゆ、が共に活動である場 合には、このANDゲートは不能化されてデータはOR ゲート115へ印加されない。ORゲート115は、入 力信号として各ANDゲート110からの出力信号を受 信する。ORゲートには入力信号が順次に到着するの で、ORゲート115の出力には、レジスタ117に供 給される並列入力データの順次サンプリングを表す直列 データストリームが現れる。レジスタ117及び118 に供給されるクロック1及び2を適切に位相調整すると とによってこれらのレジスタにデータを再ロードするこ

第2の組のデータはレジスタを再ロードするのを待機する必要なくORゲート115を通してクロックされる準備が整っている。

【0019】図8及び9は、それぞれ 20 対 10 マルチ プレクサの詳細構造と、マルチプレクサ動作のタイミン グ図である。マルチプレクサは 10 個のNMOSパスト ランジスタと 10 個のPMOSトランジスタとからなっ ている。 20 ビットの入力データの下側の 10 ビットは 10 個のNMOSパストランジスタに印加され、上側の 10 ビットは 10 個のPMOSトランジスタに印加され 10 る。 'mux switch' と命名されている 50 MHzのマ ルチプレクサ制御クロックは 'M _clk(2)' を2で除す ことによって得られたものである。 図9に示すように 'mux switch' クロックは 'M _clk(2)'の立ち下が り縁によってトグルする、即ち状態を反転する。 'mux switch' クロックが高に保持されている間は 10 個の NMOSパストランジスタがターンオンされ、下側の 1 0 ピットがマルチプレクサを通して送信機へ伝送され、 そして 'M clk(2)' の立ち上がり縁においてデータロ ーダによってセンスされる。このクロックが低に保持さ 20 れている間は 10 PのNMOSパストランジスタがター ンオンされ、上側の 10 ビットがマルチプレクサを通し て送信機へ伝送され、そして'M clk(2)'の立ち上が り縁においてデータローダによってセンスされる。 【0020】図10は、図7のANDゲート110及び ORゲート115に使用される回路の回路図である。図 10において、各枝路120はAND機能を遂行する。 例えば図10の左側の枝路の場合、ノード125はクロ ック ck0 が存在し、且つクロック ck1 が非活動であ る場合に限って、d5の状態によって制御される。従っ て適切なクロック信号が活動である時には、出力ノード はノードd5からデータを受ける。ANDゲートを表す 枝路は全て一緒にノード125に接続され、それによっ てORゲートを構成している。換言すれば、クロック信 号は位相調整されているので、MOSトランジスタの制 御ノードに印加されるデータは順次に出力ノード125 に現れる。従って、出力ノードは先ずデータ d 5 を発生 し、次いでd6を発生し、次いでd3を発生する等々で ある。本発明の好ましい実施例では差動データ信号を使 用している。この場合、図10の右側部分は図10の左 40 側部分に対応している。但し、右側のデータは左側のデ ータに対して反転されている、即ち相補的であることが 異なっている。即ち、図10の右側部分の左側枝路は反 転されたデータ信号 d 5 バーを受け、他の全ての枝路も 反転したデータ信号を受けている。このように相補デー タが出力ノード128へ供給される。可能化信号はトラ ンジスタ130及び131の制御電極へ印加され、ノー ド125及び128からのデータをライン135を通し

【0021】図11は、出力ドライバ及び双方向バッフ

てスイッチし、最終的に直列リンクを駆動する。

ァの回路図である。図11の回路構成を図1もしくは図 2の双方向バッファ25として使用することが好まし い。差動双方向バッファを図12に示し、以下に説明す る。伝送路を通信のための媒体として使用する場合、伝 送路上に現れる混合された入力及び出力データから入力 データを分離するために適切な回路を使用している時に 限って、伝送路を同時に両方向に使用することが許容さ れる。との場合、全二重動作が許される。勿論、全二重 動作は、媒体に対して特別なハードウェア費用を課すと となく利用可能な帯域幅を二倍にするので有利である。 図11に示す回路は、伝送路上に存在する混合されたデ ータから出力データを減算し、それによって入力データ を抽出する減算器として機能する。通常、演算には精密 な抵抗が必要であり、これらの精密抵抗はCMOS技術 では実現できないことから、典型的にはCMOSで減算 器回路を実現するのは困難である。図11に示す回路 は、抵抗を使用する必要がないことから特に有利であ る。抵抗の代わりに、との回路は送出レブリカ信号発生 器及び差動対の組合せを使用している。送出レブリカ信 号発生器は、送信機から出て行く送出信号の正確なレブ リカを生成する。受信した信号と出力信号とを比較する ことによって純入力信号を決定することができる。例え ばもし受信信号及びレブリカ信号が同一であれば比較の 結果は0になり、これは純受信信号が存在しないことを 意味する。しかしながらもし入力信号がレブリカより大 きければ、比較の結果は正となり、伝送路から正の信号 を受信したことを意味する。同様に、もし比較が負であ れば、負の信号を伝送路から受信したことを意味する。 【0022】図11において、伝送路100上の入力及 び出力の両データからなる混合信号は、ノード140か **らトランジスタ144の一方の電極に印加される。トラ** ンジスタ144の他方の電極は、ノード146の参照電 圧を受けるように接続されている。この参照電圧は、ノ ード146と電流源147とに接続されているトランジ スタ145に印加される参照電圧を使用して生成され る。トランジスタ144の制御電極は送信機からのデー タ出力を反転した形状で受信するように接続されてい る。とのデータはトランジスタ149にも供給されて反 転され、ノード150に供給される。従ってノード15 0は、直列リンク送信機からの出力データ信号のレブリ カを表している。伝送路100は、差動トランジスタ対 142及び152のトランジスタ142の制御電極にも 印加される。トランジスタ152の制御電極はノード1 50に接続されていて出力データのレブリカを受信す る。各トランジスタ142及び152の別の電極は一緒 に電流源155に接続されている。トランジスタ142 の他方の電極は電位源に接続され、一方トランジスタ1 52の他方の電極は負荷を通して電位源に接続されてい る。従ってトランジスタ142及び152の差動対は、

50 出力信号のレブリカと伝送路上に存在する混合された入

力及び出力信号とを比較する。これらの両信号が同一の電位を有している場合には、ライン157上の出力信号は0Vになる。一方もし伝送路100が上記電位よりも高ければ、線157上の出力は正になり、もし出力信号のレブリカが高ければライン157上の回路の出力は上記電位よりも低くなる。

【0023】図示回路は、出力ライン157上の電圧ス イングが比較的小さく、1 V程度であるので特に有利で ある。即ち、出力が従来の減算回路よりも迅速にスイッ チする。双方向ブリッジ及び適切なインビーダンス整合 10 回路によって同軸ケーブルだけを使用する全二重データ 転送が可能になる。図12は、インピーダンス整合回路 及び双方向ブリッジの差動実施例を示す。インビーダン ス整合回路内に電圧制御抵抗(VCR)として含まれて いるPMOSトランジスタ175は等価 500Q抵抗であ る。双方向ブリッジ内に含まれる各VCR170及び1 73は、それぞれがトランジスタ175より 10 倍大き いので等価 50 Q抵抗であり、VCR制御信号 ZObias によって制御される。同様にトランジスタ170及び1 73は、伝送路の内部終端抵抗として動作して信号反射 20 を除去する。ノード 'dsend'及び 'dsendb'には出 力差動信号が現れ、ノード 'twinax data'及び 't winax __datab ' には出力差動信号と入力差動信号の混 合が現れる。 'twinax __data'及び 'twinax __data b'は、特性インピーダンスが 50 Qである同軸伝送路 のケーブル端であるので、そのノードの活動負荷抵抗は 50 ΩVCRと特性インピーダンスとの並列の 25 Ωで ある。電流舵取りが最大の場合には、 twinax dat a'及び'twinax __datab'のノードの電流レベルは トランジスタ175 (等価 500Ω 抵抗である) より 1 30 0 倍大きい。従って、トランジスタ175の電流レベル が2mAである場合には 'twinax data'及び 'twi nax __datab'は 20 mAを供給する。入力差動信号が 存在しない場合にノード (twinax data, twinax datab) に現れる出力差動信号だけの最大スイングは約 0.5V (25 Q×20 mA = 0.5V) である。もし入力 差動信号が受信されれば、入力及び出力信号の混合され た差跡信号がノード twinax data及び twinax data b に現れる。もし入力差動信号及び出力差動信号が '同 相。であれば、混合差動信号の最大スイングは除去され る (0.5-0.5 = 0 V)。即ち twinax dataと twina x _datab との間の偏差は0になる。混合差動信号から の入力差動信号の抽出は、双方向ブリッジ内に含まれる 抽出器回路によって遂行される。ミクサ構造の抽出器回 路は 'Vtwinax data' 及び 'Vdsend' で構成されて いる差動信号と 'Vdsendb '及び 'Vtwinax datab 'で構成されている別の差動信号とを混合する。この 混合のメカニズムを示す式は

Vrec - Vrecb = A((Vtwinax_data - Vdsend) + (Vdsendb - Vtwinax_data - Vtwina

__datab) = (Vdsend = Vdsendb)) である。

【0024】インピーダンス整合回路は2つのフィード バックループで構成され、一方は電流バイアス用信号 'IObias' を生成し、他方はVCR制御信号 'ZObias' を生成する。図12に示す演算増幅器1は、参照電圧 V ext __swing とノード電圧 Vextres とを比較する。と のノードは 500Q の抵抗を通してVDDに接続されて いる。もし'Vext swing'と'Vext res'との 間に偏差があれば、演算増幅器1の出力信号は 5000 抵抗の電流レベルを制御して電流源のゲート電圧を調整 することによって偏差を補償する。この電流源のゲート 電圧は、電流パイアス用信号 'IObias' として使用され る。その結果演算増幅器 1 を含んで構成されている負フ ィードバックループによって 'Vext _res'は 'Vex t_swing 'に等しくされる。図12に示す演算増幅器 2は 'Vext swing' と、VCRとして使用されてい るPMOSトランジスタのドレインである内部ノード電 圧 'Vnode1' とを比較する。もし 'Vext swing' と 'Vnode1' との間に偏差が存在すれば、演算増幅器 2の出力信号はVCRのゲート電圧を制御してこの偏差 を取り除く。演算増幅器2の出力信号はVCR制御信号 'ZObias'として使用される。その結果VCRの電流レ ベルが 'IObias' 信号によって 500Ω の抵抗に等しく されているので、VCRは 500 Ωの抵抗と等価にな 'Vnode1'は、'Vext swing'に等しくされ ている 'Vext _res' に等しくなる。従ってもしVC Rのゲート電圧が 'ZObias' 信号によって制御され、ま た電流レベルが 'IObias' 電流源によって決定されれ ば、PMOSトランジスタはある抵抗に等しいVCRと して使用することができる。フィードバックループを安 定させるために、内部補償MOSコンデンサが含まれて いる。これらのフィードパックループは電源投入時に活 動となり、温度及び電源変動を絶えず補償する。 【0025】図13は、受信機システムの詳細なブロッ ク線図である。図13に示すシステムは、'直列入力' ラインから到達する直列データを並列データに変換し、 それをRxデータとして他の装置 (図示してない) へ供 給する。直列入力ライン上に存在するデータは、図12 に示す双方向バッファから供給されるデータに対応して いる。換言すれば、直列入力ライン上のデータは、伝送 路上の混合信号から送信機の出力データを減算済であ り、従って並列形状に変換すべきデータである。図13 にはシングルエンデッド形状に示されているが、好まし い実施例では図13に示されている全ての回路が差動で あることを理解されたい。図13において、クロック6 0は 30 位相のクロック信号をデータサンプラに供給す る。従って 10 ビットのデータを生ずるようなエンコー ディング技術を使用するものとすれば、データサンプラ 50 はデータの各ピットを3つの異なる時点にサンプルす

る。との3回毎のサンブリングによって、データストリ ーム内の縁を決定し、データビットを正しく整列させる ととができる。要約すれば、図13に示す構造には2つ の目的がある。第1 に、入力直列データストリーム内の 如何なるビットの状態をも正しく検出できるような手法 で、入力データをサンブルしなければならない。データ を送出した原始ステーションとデータを検出する受信ス テーションとの間のクロック信号は同期していないか ら、システムは各データビットの縁を決定できなければ ならない。更に、システムはデータの各フレーム内の第 10 1 データビットの位置を正しく決定できなければならな い。そうでなければ、データが正しく検出されサンプル されても、各バイト (ワード) の内容は不正確になる。 何故ならば、ワードはその高位ピットとして先行バイト の低位ビットを含み、またその低位ビットとして受信さ れるバイトの高位ピットを含み得るからである。他の誤 りも考え得る。従って、図13のデータ回復システム は、低オーバサンブリング比、短待ち時間、及び並列デ ータ回復を提供する。このシステムは、遠隔ステーショ ンのクロックとローカルステーションのクロックとの間 20 ノード215及び216を互いに短絡してそれらを平衡 の周波数差が小さいものとして、3倍オーバサンプリン グを使用する。オーバサンプリング比が低く、データを 並列に処理することによって、データ処理速度が増加す る。100 MHzクロックの l クロックサイクル中にデー タサンプラは、実際のデータの 10 ビットに対応してサ ンプルしたデータの30 ビットを供給する。デジタルフ ェーズロックドルーブは、データ内の移り変わり縁を見 出す。サンブルされたデータの 30 ビット内には 10 個 の低から高への、もしくは高から低への移り変わりが存 在し得る。複数の移り変わり位置がデジタル的に平均さ れ、低域通過濾波される。ジッタを原因とする高速位相 変化はデジタル低域通過濾波によって除去されるが、そ れでも遠隔ステーションとローカルステーションとの間 の周波数サンプルによってもたらされる徐々の位相ドリ フトには従う。

【0026】図14は、30サンプル点を有する伝送路 上の典型的なデータ信号を示す。クロック60は、直列 リンクに結合されているデータサンプラに 30 位相クロ ックを供給する。図示の目的で 1001110101 の仮説ビッ トストリームをシングルエンデッド形状で示してある。 もし差動伝送路を使用するのであれば、図14に示す波 形の鏡像が付加され、との鏡像が同一のクロック信号 で、しかし付加的な回路によってサンブルされる。しか しながら、実効的には、並列サンプラはこの波形をサン ブルし、得られた2値出力信号をデータシャフラ210 (図13) へ供給する。図13のデータサンプラは、入 カデータをサンブルするためのセンス増幅器を含む。図 15は、図13に示すデータ入力ライン上のデータの状 態を検出するセンス増幅器の詳細図である。図15に示 す入力ノード211及び212は、双方向バッファから 50 ータシャフラ210がとの機能を遂行する。との技術を

差動信号を受信するように接続されている。との信号は インバータ213及び214によって形成されている反 転段を通り、適切なクロック位相に接続されている一対 の直列接続されたトランジスタに供給される。図15に 示すセンス増幅器の場合には、クロック位相 φ1 及び φ ,を使用している。直列リンクに結合されている他のセ ンス増幅器は、異なる時点にデータをサンプルできるよ うに他のクロック位相を使用する。センス増幅器は、ブ リチャージ、サンブル、再生成及び保持シーケンスを使 用して機能する。図の上側部分に示す第1段は主として 信号の検出を行い、図の下側部分に示す第2段は検出し た信号の主増幅を行う。

【0027】クロックゆ、及びゆ、が重なり合う時に、 入力信号がノード215及び216へ供給される。ノー ド215と216との間の回路は、公知設計の交差結合 差動センス増幅器を形成し、信号を増幅する。全体を2 17で示すトランジスタはクロック信号を受け、センシ ングの前にノード215及び216を平衡させる。換言 すれば、クロック信号ゆ、及びゆ、が重なり合う直前に させるのである。これにより入力ノード211及び21 2をより正確にセンスすることができる。トランジスタ 218はセンス増幅器の第1段を第2段へ接続する。と れらのトランジスタがオンになると、センス増幅器の第 1段からの出力信号がセンス増幅器の第2段の入力ノー ドへ転送される。第2段は第1段と類似しており、論理 的には反転透過ラッチと等価である。図13に示すよう に、位相検出器240がデータシャフラ(shuffler) に接続され、データの縁を検出するように機能する。例 えば位相検出器はクロック信号 ck2 と ck 3 との間、 もしくは ck20 と ck21 との間の縁 (図14参照) の存 在を検出することができる。縁の信頼できる位置が分か ると、個々のデータビットを決定することができる。換 言すれば、一旦 ck2 と ck3 との間の縁が分かれば、 クロック信号 ck0、ck1 、及び ck2 に採取されれたサ ンプルがデータストリーム内の1つのピットを表し、デ ータストリーム内の別のビットはクロック時 ck3、ck4 、及び ck5 によって表される等が分かる。データサ ンプラはこの情報をボータ (voter)へ供給し、ビット 40 を表すにはどのデータサンプルを使用すべきかを決定可 能ならしめる。例えば上記の仮説を使用すれば、クロッ ク信号 ck1、ck4、・・・、ck19 にサンブルされたデ ータは、データライン上のビットの状態の正しいサンブ ルを表している。(これらは、そのビットを形成するパ ルスの中央付近で得られたサンブルである。) 勿論、単にビットを検出するだけで十分ではない。前述

したように、データを信頼できるものとするために、デ ータの各パイト即ちワードの周囲のフレーム境界を決定 しなければならない。実効的にはバレルシフタであるデ

以下に説明する。

【0028】最初にシステムに電源を投入した時に、デ ータは所望プロトコルを使用してエンコードされる。前 述したように好ましい実施例では、データの内容には無 関係に十分な縁を得るために、またデータに統計的平衡 を与えて受信機の偏りを防ぐために、8:10 ピットプ ロトコルが使用されている。8 ビットが 10 ビットにエ ンコードされるので、若干のビット組合せはイリーガル な状態を表している。これらの状態を検出し、フレーム 列リンクインタフェースがソフトウェア制御の下に最初 に活動化される時に、インタフェースの各ステーション は既知のバターンをインタフェースの他のステーション へ送信する。この既知のバターンは、直列リンクの一方 の端の送信機と、直列リンクの他方の端の受信機が互い に同期するまで繰り返し送信される。両者が同期する と、回路250によって縁ポインタが決定される。縁ポ インタは、各バイト内のデータの最初のビットを表すク ロック位相を実効的に"指し示す"。従って図14に示 ストリーム内の ck20 におけるビットサンプルを、 10 ビットのシーケンス内のデータの最初のビットであると して指し示すことができる。このようにしてシステム は、フレーム内の最初のデータの状態を表す信号 ck20 の間にサンプルされたデータビットの状態を"知る"。 (後にデータ分離器がデータの特別の2ビットを 10 ビ ットから取り除き、それらを"有効"ビットとして処理 し、残余の8ビットを出力として供給する。) フレーム境界が正しく決定されると、本質的には3対1 のマルチプレクサであるボータ220は、適切に配列さ れた正しい 10 ビットの出力をデータセレクタ230へ 供給する。図13に示すように、これによりシステムは 差動データ出力信号を供給することができる。

【0029】データ回復は、オーバサンブルされた3ビ ットから1ビットを通過させることによって遂行され る。入力データの中心をサンプルするビットだけが通過 させられる。1内部クロックサイクル中に 10 ピットが 処理される。デジタルフェーズロックドループ (DPL L)の外部の他のデジタル回路はDPLLの周波数の半

分で動作するから、DPLLは 20 n s 中に 20 ピット の並列データを送給する。30:1のマルチプレクサは2 つのポインタによって、 30 の等間隔クロックの中から 1つのクロックを選択する。選択されたクロックは、緩 衝された後にDPLL自体をクロッキングするために使 用される。選択されたクロックは、他のデジタル回路へ 渡される前に2で除算される。この除算されたクロック は、遠隔ステーションの周波数と同一の周波数を有して いる。DPLLは最高位ピット (MSB) 整列をも行 制御同期等を発生するために使用することができる。直 10 う。DPLLの外側のコーダはブリアンブリング期間中 に 20 ビットの並列データ内のMSB位置を調べる。回 復されたデータがワード整列されていない場合には、コ ーダはSKIP信号を発生する。DPLLはスキップ信 号が発生したことを見出すと、ビット位置を1ビットだ け回転させる。コントローラは、回復されたデータがワ ード整列するまでスキップ信号を発生する。

【0030】現在の位相及びワード情報を保持する2つ のポインタが存在する。位相ポインタは3 ピットのリン グカウンタであり、位相情報を記憶する。位相ポインタ すデータストリーム例の場合には、縁ポインタはデータ 20 Pは3つの値、即ち0、1、2を取ることができる。オ ーバサンプルされた 30 ビット並列データの中の 10 ビ ット、 OverData[0:29] だけが位相ポインタに従って選 択される。P= "O" である時に OverData[1]、OverDa ta[4]、・・・、OverData[28]が回復されたデータとし て選択される。位相ポインタと回復されたデータ RecDa ta は、

> RecData[n] = OverData $[3n + (P+1) \mod 3]$ なる関係がある。但し、 n=0、1、2、・・・、9 で ある。もし現位相ポインタが1であれば、それは OverD ata[3n]と OverData[3n+1]との間に発生するオ ーバサンプルされたデータ内に低から高へのデータ移り 変わりが発生したことを意味する。各サイクル毎に、低 から高への、または高から低へのデータ移り変わり位置 が計数され、現位相ポインタと比較される。OverData「 3n]と OverData[3n +1] との間に発生した移り変わ りの数は4ビット数 Tran01 にエンコードされる。 Tra nO1 、 Tran12 及び Tran20 は次のように与えられる。 [0031]

【数1】

TRAN01 = \sum_{i} (OverData[3n] \oplus OverData[3n+1])

TRAN12 =
$$\sum_{n=0}^{9} (OverData[3n+1] \oplus OverData[3n+2])$$

TRAN20 =
$$\sum_{n=0}^{8} (OverData[3n+2] \oplus OverData[3(n+1)])$$

【0032】デジタル縁ボータは、1の数の合計と、比 較とを行う。 Tran01 、 Tran12 及び Tran20 は現位相 ポインタと比較され、位相ポインタを移動させるか否か が決定される。最大数の移り変わりを有している位相が 現位相と比較される。もし新位相が現位相よりも進んで いれば、アップ信号が生成される。このアップ信号は低 域通過滤波される。3連続アップ信号が位相ポインタを 1ポイントだけ更新する。もし入力データの形状が方形 20 verData[0:29] はオーバサンプルされたデータである。 であり、サンプリングプロセスが完璧であれば、全ての 1ピットは3回サンブルされ、位相ポインタが指し示し ている点において移り変わりが発生する。しかしながら 実際のシステム環境においては、データバターンに3連 続0もしくは1を持たせないようにする幾つかの誤りの 源が存在する。この理由から、低域通過濾波が必要なの である。ワードポインタ240は、20ビット整列及び クロック選択のために使用される。 これは 10 ビットの リングカウンタであり、 10 値、即ち Q 1、2、・・ ・、9 を取ることができる。ワードポインタは2つの場 30 合に変化する。第1にDPLLがスキップ信号を受信し た時に、ワードポインタは1だけ増加する。第2に位相 ポインタが1から2へ変化した時に、ワードポインタは 1だけ増加する。位相ポインタが2から1へ変化した時 に、ワードポインタは1だけ減少する。ワードポインタ 及び位相ポインタは、HPコーダがリセット信号を送っ た時に0にリセットされる。

【0033】クロック回復は、30多相クロックの1つ を選択することによって行われる。この選択はワードポ インタ及び位相ポインタによって行われる。選択された 40 クロックは緩衝され、DPLL自体によって使用され る。、コーダ及び他のデジタル回路は 50 MHzで動作し ているから、このクロックは分割され、緩衝される。ボ インタと選択されたクロックとの間の関係は、次式で表 すことができる。

INT $CLK = CK[3((W + 1) \mod 10) + (P+1) \mod 3]$ ローカルステーションは、ワード及び位相ポインタを変 化させることによって遠隔ステーションの周波数及び位 相を追尾する。遠隔ステーションの周波数がローカルス たらしたクロックが選択される。スキップ信号によるワ ードポインタ変化も、クロック選択を変化させる。図1 6の(a)は、送信ステーションの周波数が受信ステー ションの周波数よりも高い場合のクロック選択プロセス を示す。図16の(b)は、受信ステーションが速い場 合のプロセスを示す。 データサンプラ (図13) は入力 データを 30 多相クロックでオーバサンプルする。Seq0 サンプリングは順次に発生するからサンプラの出力も順 次に使用可能であり、 30 位相クロックに同期されてい る。データシャフラはビット整列を行う。内部クロック 同期回路(もしくはシンクロナイザ)は、 15 のフリッ プフロップからなる。この回路は 30 ビットの SegOver Data をDPLLの内部クロックに同期させる。縁ボー タは移り変わりの数を計数し、比較する。

【0034】図17は、位相ポインタを示す。これは3 ビットのリングカウンタであり、ブルダウン及びブルア ップ信号に従って単一のビットを循環させる。ワードボ インタは位相ポインタと同一構成であるが、ワードポイ ンタは 10 ピットのリングカウンタである。 これら2つ のポインタ間の接続を図18に示す。位相が2から1へ 変化すると、マイナス信号が発生してワードポインタを 減少させる。コーダがスキップ信号を生成すると、それ は 50 MHzクロックに同期される。もしスキップ信号 が直接DPLLに与えられれば、DPLLは2サイクル の間発生していることになる。スキップ同期発生器は、 コーダが生成したスキップ信号をDPLLの内部クロッ クに同期させる。もしスキップ同期信号及びマイナス信 号が同時に発生すれば、スキップ同期信号が無視されて スプリアス効果を防ぐ。リセット同期回路を使用するの は2つの理由からである。第1は、ポインタの状態は電 源投入時には予測できないから、リセット機構が必要な ことである。第2は、リセット信号をDPLLの内部ク ロックに同期させることによって、リセット信号がDP LLの動作をより信頼できるものとするからである。図 19はリセットタイミング図である。

【0035】図20のクロックマルチプレクサは1段 3 テーションの周波数より高い場合には、現クロックをも 50 0:1 マルチブレクサである。 これは 30 多相クロック

の中から1つを選択する。マルチブレクサの第1段は位 相ポインタによって制御され、第2段はワードポインタ によって制御される。位相が変化すると内部クロック期 間は、システムクロック期間の 29/30 に一時的に短縮 される。データシャフラは、ワードポインタ値に従って 順次に使用可能なデータを整列させる。図21はデータ シャフラの回路図である。データシャフラは、本質的に バレルシフタである。図22のデータセレクタは、位相 ポインタの値に従って、 30 のオーバサンプルされたデ ータの中の 10 ビットだけを通過させる。このセレクタ 10 と受信機クロックとの間にドリフトがあると、所与のサ は 10 個の 3:1 マルチプレクサのアレイである。位 相が変化したデータは位相ポインタが変化してから1サ イクル後にデータセレクタに到着するから、3つのフリ ップフロップが挿入されて位相ポインタ値を1サイクル だけ遅延させている。図23は、図13にブロックで示 されているボータ220の詳細な回路図である。ボータ は本質的に3つの異なる区分からなり、各区分はオーバ サンブルされたデータを受ける。実際には、全ての縁情 報は3つの移り変わり位置にグループ化され、各位置は 先行位置から1クロック位相だけシフトされ、殆どの移 20 ることができる。もし縁が移動していれば、図13の縁 り変わりを有する位置は各グループに属する縁を計数し た3つの数を比較することによって検出される。即ち、 ボータの上側部分232は一連のORゲートを含み、各 ゲートはサンプルデータの2つの隣接するビットを受信 するように接続されている。例えば、ORゲート253 はクロック ck3 及び ck4 にサンプルデータを受けて いる。区分235内の対応するORゲート255はクロ ック位相 ck4 及び ck5 にサンブルデータを受け、区 分238内の別のORゲート257はクロック位相 ck5 及び ck6 にサンブルデータを受けている。従っても 30 し ck4 とck5との間に縁移り変わりが発生すれば、区 分235に1の計数が発生し、区分232もしくは23 8内には計数は発生しない。これらのORゲートは、破 線ブロック261内の回路で示されているようなカウン タ内に接続されており、これらのカウンタ自体はコンバ レータ265によって比較される。最終的に、ノードV

O、V1、もしくはV2の1つに大きい計数が現れる。

この大きい計数は緑検出器240(図13)を制御する*

*ために使用され、検出器はデータシャフラ210(図1 3)を制御する。 【0036】ボータ内のFAで示されているプロックは

全加算器であり、HAで示されているブロックは半加算 器である。緑ボータからは3つの出力が存在する。Over Data[3n +1]と OverData[3n+2]との間の移り変わり数 が、OverData[3n] と OverData[3n+1]との間の移り変 わり数より大きい場合に、LTran12 は高になる。図24 は、位相追尾回路及び付属回路を示す。送信機クロック イクル内にあるものと解釈すべきであったあるビット が、先行もしくは後続サイクル内にあるものと解釈され るような点まで位相が時間の経過につれてゆっくりと変 化するので、位相追尾が必要なのである。このようなこ とがあると受信データストリームに誤りを発生させる恐 れがある。位相追尾は、図23に示すボータ回路からの 3つの出力信号 LTran を受信するように接続すること が好ましい。位相追尾回路はボータからの出力信号の全 てのサイクルを使用して、縁が移動したか否かを決定す ポインタはある信号を受信してポインタの位置を調整す る。追尾フィルタは、緑ボータから移り変わり数情報を 受信する。追尾フィルタは移り変わり位相と現位相とを 比較してポインタを変化させる。3連続アップもしくは ダウンだけが現ポインタを変化させることができる。ア ップ及びダウン信号は、表1のように生成される。EOI 、E12 、E20 は以下のように定義される。

[0037]

【数2】

E01 = LTRAN01 · LTRAN12

E12 = LTRAN12 · LTRAN20

E20 = LTRAN20 · LTRAN01

【0038】以下の表1は、位相追尾回路が遂行する論 理を示している。

[0039]

【表1】

| ボータ出力 | | | 現位相 | | | 制御信号 | |
|-------|------|----------|-----|----|----|------|------|
| V2V0 | V0V1 | V1V2 | PO | Pl | P2 | ו קט | Down |
| 0 | 0 | 0 | x | x | x | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | D | 0 | . 0 | 1 |
| 0 | 1 | • | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | ٥ | 1 |
| 0 | 0 | <u> </u> | 0 | D | 1 | 1 | 0 |

【0040】最初の3列は、位相追尾回路への3つの入力信号V0、V1及びV2の組合せを表している。システムの現位相は、次の3列に示されている。位相追尾回路から供給される出力信号は、最後の2列に示されている。表に示されているようにもし現位相及び位相追尾回路入力信号が同一であれば、アップ及びダウン制御信号は供給されない。しかしながら、他の入力信号は表に示すように出力信号を生成することができる。図25は、送信機のタイミング図である。図26は、受信機の総合タイミングを示す。両図には、先行図において使用した10信号名が使用されている。以上に好ましい実施例を説明したが、この説明は本発明を例示したに過ぎず、本発明を限定する意図はない。本発明の範囲は、特許請求の範囲によって限定されるものである。

【図面の簡単な説明】

【図1】直列リンクインタフェースシステムを高レベル で示すブロック線図。

【図2】直列リンクインタフェースを示すより詳細なブロック線図。

【図3】図2内のクロック導体の配列を示す詳細な回路 20 図。

- 【図4】クロック発振器を示すブロック線図。
- 【図5】クロック発振器の詳細な回路図。

【図6】図4及び5の回路によって生成される位相調整 されたクロックの関係を示すタイミング図。

【図7】データシリアライザを示すブロック線図。

【図8】20:40 マルチプレクサの詳細な構造を示す 図

【図9】マルチプレクサの動作を示すタイミング図。

【図10】データシリアライザの詳細な回路図。

【図11】双方向バッファのシングルエンデッド実施例 の詳細な回路図。

【図12】双方向バッファ、インビーダンス整合回路及 び電流バイアス発生器の差動実施例の詳細な回路図。

【図13】受信機のブロック線図。

【図14】直列リンク上の仮説波形と、それがサンブルされる手法を示す図。

【図15】直列リンクの状態をセンスするのに使用するセンス増幅器の詳細な回路図。 **

*【図16】(a)及び(b)は送信機及び受信機の相対 速度に基づくクロック選択プロセスを示すタイミング 図。

【図17】位相ポインタの詳細な回路図。

【図18】ワードポインタと位相ポインタとの間の接続を示すブロック線図。

【図19】リセット信号を示すタイミング図。

【図20】クロックマルチプレクサのブロック線図。

【図21】データシャフラの回路図。

【図22】データセレクタのブロック線図。

【図23】ボータの回路図。

【図24】追尾フィルタの回路図。


【図25】送信機の総合タイミング図。

【図26】受信機の総合タイミング図。


【符号の説明】

- 10 全二重高速データ通信用直列リンクシステム
- 12 並列インタフェース
- 15 並列·直列変換器
- 20 ドライバ回路
-) 25 双方向バッファ
 - 30 ドライバ
 - 34 直列・並列変換器
 - 40 データ分離回路
 - 42 出力インタフェース
 - 50 外部システム
 - 52 受信機
 - 60 高速クロック
 - 62 クロックライン
 - 64 位相周波数検出器
- 30 65 チャージボンプ及びループフィルタ
 - 68、86、87 遅延セル
 - 90 クロックドライバ回路
 - 100 伝送路
 - 117、118 レジスタ
 - 147、155 電流源
 - 210 データシャフラ
 - 220 ボータ
 - 230 データセレクタ
 - 240 緑検出器(位相及びワード検出器)


【図14】



【図1】




[図2]




24. 1


【図3】




【図4】




【図5】




【図7】








【図8】




【図10】 135 130 131 OUT 128 OUT ck0 [ck1 ck8 _ck9 ck0___ck1 ck8] ck9 • ck9 _ck0 ck1 ck2 ck9 cko đ**5 :6 d3 C4** d5 | c6 43 04 120 110


【図11】




【図18】




BEST AVAILABLE COPY




【図13】







٠.,

【図15】



【図16】







| マート | 日 | アート | アート

OverData O OverData O

【図22】

【図20】






【図25】


DO-D19(surioi) 五列

迷信包列 TX_SERIAL


【図21】




【図23】



【図24】



【図26】



フロントページの続き

(72)発明者 デオグ キョーン イェオング 大韓民国 ソウル特別市 クワナクク ボ ングチュン 7 ドン ガ 201 ギョー ス アパートメント